「今、我々は屈辱を味わわなければならない状況にあり、それを受け入れている」と、インテルの最高エンジニアリング責任者であるムルシー・レンドゥチンタラ氏は昨日述べた。「インテルの10nmプロセスについて私が思うのは、優秀なエンジニアたちがリスクを負い、今、彼らは過去の道を辿り、正しい方向へ進んでいるということだ」
レコードのスクラッチ音。静止画。Chipzillaがなぜこんな状況に陥ったのか、不思議に思われるかもしれません。火曜日、シリコンバレーの2200万ドルの豪邸で行われた将来のチップアーキテクチャ計画に関する説明会で、Intelの幹部は10nmプロセスにおける遅延を軽視し、プロセッサにはトランジスタサイズ以上の意味があることを強調しました。
まず、これまでの経緯を振り返ってみましょう。2013年、Intelは10nmリソグラフィープロセスを採用したチップを2015年までに生産できると発表し、その後、そのスケジュールを2016年、そして2017年後半へと修正しました。そして、早くても2019年後半、あるいは多くのシステム購入者にとっては2020年初頭となるかもしれません。
2018年半ば、Intelは低消費電力の中国製ノートPC向けに、性能の低いデュアルCPU 10nm Core i3プロセッサをリリースしました。コードネームはCannon Lakeで、主にそのノードでシリコンを出荷しているとアピールするためでした。しかし、Cannon Lakeファミリーは事実上終焉を迎え、プロセスエンジニアたちは将来のそこそこまともな10nmチップセットの量産に向けて、製造技術を設計図から見直しました。
ほぼ最初からやり直さなければならなかったことの兆候として、Cannon Lake Core i3 の統合 GPU は 10nm では動作しなかったため無効になりました。
Wintelの争い：Intelの供給難とWin10の需要
続きを読む
インテルの経営陣は、14nmから10nmへの移行方法について大胆な決断を下しましたが、結局行き詰まり、動作するチップダイの歩留まりが低下しました。原因はおそらくマルチパターニングと金属層レイアウトの選択にあります。これらの問題を解決するには、相当量の設計作業とツールのやり直しが必要であり、そのため、正式な10nmインテルプロセッサが入手できるのは、予想より5年ほど遅れて、2019年末か2020年初頭になるでしょう。
Chipzillaがプライドを捨てて方針転換するのを世界が待っている間に、いくつかの出来事が起こった。まず、Intelは14nmプロセス技術の性能を限界まで引き出し、楽々と事業を乗り切った。忘れてはならないのは、Chipzillaは依然として金を刷る機械であるということ。そしてもう一つは、TSMCやSamsungといった他の半導体メーカーが追いついたことだ。
インテルはかつて、ライバルのシリコン製造メーカーに対して圧倒的なリードを誇っていましたが、そのリードは失われつつあります。TSMCとその仲間が10nmチップとして販売しているものは、トランジスタ密度と性能の点でChipzillaの14nmチップとほぼ互角です。一方、TSMCとサムスンは今年、7nmモバイル部品の生産を開始し、両ファウンドリは2019年と2020年に高性能7nmサーバーおよびデスクトップ部品の生産を増強することを約束しています。これは、インテルが10nmプロセスの確立を目指しているのと同じです。
もしインテル以外の7nmプロセスがインテルの10nmプロセスと同等の性能であれば、すべての企業が互角の競争を繰り広げることになります。つまり、AMD、Qualcomm、Nvidia、そしてTSMCやSamsungといったファウンドリの顧客企業も、トランジスタ密度の点でインテルに匹敵することになります。これはインテルにとって良いニュースではありません。
ブランド幅の問題
これはマーケティングのしわざがChipzillaに跳ね返ってきた事例だ。TSMCはIntelの14nmと同等の10nmを売り込んでいる一方で、Intelは10nmで苦戦しており、Chipzillaは広報面で問題を抱えていた。そのため、2017年初頭、Intelは製造技術を評価する別の方法を訴えた。半導体メーカーがトランジスタ密度を1平方ミリメートルあたりのNANDゲートセルと標準フリップフロップブロックの数で表すことができれば、Intelは業界のハイスコア表を書き換え、（おそらくは動作する）ダイに詰め込まれたトランジスタの数という点で、自社の最新技術がTSMCなどの技術に匹敵、あるいは上回っていることを示すことができるだろう、とIntelは主張した。
結局のところ、14nm、10nm、7nmというのは単なるマーケティング用語です。ゲート寸法は実際には14nm、10nm、7nmではありません。例えば、Intelの14nm FinFETゲート長は20nmです。おかしなことに、Intelの競合他社は前述のロジックセルの式を採用するのではなく、ナノメートル単位の数字に固執し、10nmや7nmを、市場によっては事実上の独占状態にある支配的な企業を打ち負かすための武器として利用しました。
ちなみに、Intelは10nmプロセスとは別に、自社の研究所で7nmプロセスと5nmプロセスの開発に注力しています。7nmプロセスと10nmプロセスのリソグラフィーにはそれぞれ異なるチームが取り組んでおり、7nmプロセスが10nmプロセスからそれほど遅れていないと考えるのも無理はありません。
「我々にとって、7ナノメートルは別のチームであり、ほぼ別の取り組みだ」とレンダチンタラ氏は今月初めの電話会議で投資家に語った。
「そして我々は7の進捗に非常に満足しており、実際、7の進捗には非常に満足しています。そして、トランジスタ密度、電力、パフォーマンス、スケジュールの予測可能性の間で異なる最適化ポイントを定義した際に、10ナノメートルの経験から多くの教訓を得ることができたと考えています。」
「7ナノメートルを見ると、私たちにとってはまさに今、EUVを製造マトリックスに再び取り入れる時点であり、したがって、私たちが実際に話していた従来のムーアの法則のリズムにある程度戻ることになると思います。14と10は、EUVのない中でのダブルパターニングとクアッドパターニングに関するものでした。」
今週、レンドゥチンタラ氏は、Chipzillaが10nmプロセスでやり直すには「頑固」すぎたことを認め、敗北を認めて、確かに容易ではない問題に新たな挑戦をするのではなく、うさぎの穴に落ちて諦めなかったと述べた。同氏によると、このテクノロジー界の巨人はプロセスノードに固執しすぎていて、たとえそれが理にかなっていない場合でも、トランジスタサイズを基準に技術を構築していたという。
ゲートサイズが小さいということは、1平方ミリメートルあたりのゲート数が増えることを意味し、CPUコア数と性能の向上、あるいは同じ性能であればダイサイズが小さくなることを意味します。消費電力や放熱量の削減といった他のメリットもあります。これは一般的に良いアイデアです。しかし、デスクトップPCのように電力制限がなく、冷却の問題もないシステムでは、性能を向上させる他の方法があるにもかかわらず、トランジスタサイズを小さくして消費電力と放熱量を削減するのは理にかなっていません。そういえば…
新しい古いアイデア
そして、2017年にインテルが自社の10nmの苦境を軽視するために、他の工場がナノメートルのマーケティングで公正な対応をしていないと非難したように、2018年後半、インテルはゲートサイズ以外にも人生には多くのことがあると主張して、10nmの苦境を軽視し続けています。これは、インテルが明確なリーダーであったときによく主張していた特徴です。
それは、いつもはトラックサーキットのレースで優勝している子供が、次のレースでは負けるかもしれないと気づき、最初にゴールラインを越えることが重要なのではなく、靴がどれだけ快適であるか、フィットネス用スマートウォッチを着けているかどうか、たくさんのファンに応援されているかどうかが勝者を決めると主張するのを見ているようなものだ。
念のため言っておくと、インテルは依然としてゲートサイズの重要性を強調している。「トランジスタを一つも残さない」と、インテルのチーフアーキテクトであるラジャ・コドゥリ氏は皮肉を込めて言った。インテルはリソグラフィの重要性を主張し、諦めたわけではない。さらに5つの柱を特定したばかりで、インテルもそれを重視しており、皆さんもそうすべきだと考えている。そして、まるで選択肢があるかのように、10nmのインテルCPUは少なくとも1年は先だ。
6つの柱は、アーキテクチャ、リソグラフィプロセス、ソフトウェア、メモリ、インターコネクト、そしてセキュリティです（順不同）。これらの柱により、Intelは2020年までに3,000億ドル以上の市場規模をターゲットにできると期待されています。
ここでは、これらの分野における今後の主な約束されたテクノロジーの概要を示します。変更点を理解する時間が取れたら、そして皆がクリスマスに向けて準備を始める前に、今月後半に詳細を説明します。
腕のようなbig.LITTLE建築
インテルは、2019年後半または2020年初頭に、匿名の顧客の要請により、現代のスマートフォンが4、6、または8個の強力なArm互換CPUと、同数のより小型で電力効率の高いコアを搭載しているのと同様に、大小さまざまなx86 CPUを搭載したマルチコアプロセッサを発売する予定です。Armはこれをbig.LITTLEと呼んでいます。インテルは、集中的なワークロードを処理する高性能コアセットと、その他のすべてのコードを実行する低消費電力のAtomコアセットを搭載した、10nmファンレスシステムオンチップを製造したいと考えています。Windowsのスタートメニューを開くと、Photoshopなどのアプリケーションの起動に備えて、パフォーマンスコアの1つが起動します。このチップセットはスタンバイモードで2mWを消費する予定で、一般提供が開始されると聞いています。
唯一の難点は、パフォーマンスコアとAtomコアが、Intelのベースとなる32ビットおよび64ビットのx86 ISAを除いて、同じアーキテクチャではないことです。例えば、Atomは大型コアと同じベクトル演算拡張機能を備えていないため、基盤となるオペレーティングシステムは、互換性のないコアにコードを移行することで発生するクラッシュを回避するために、アプリケーションを慎重に操作する必要があります。
スタックデッキ
このチップは、ダイを積み重ねてシステムオンチップ（SoC）を形成する3Dパッキング技術を用いて製造されます。22nmプロセスで製造されるベースダイには、I/O、SRAM、電源制御回路がすべて搭載され、その上に10nmプロセスで製造されるコンピューティングコアのダイ、メモリ、ストレージ、GPU、その他のアクセラレータが搭載されます。Foverosと呼ばれるこの積層技術により、Intelは様々なコンポーネントを組み合わせて積み重ね、SoC（SoC）を構成することができます。
重要なのは、レイヤーが高速相互接続を使用して接続されているため、データがスタックの上下に簡単に移動できるということです。
別のCPU、別のコードネーム
Intelは、Sunny Coveというコードネームで呼ばれる、次期10nmプロセッサファミリーを発表しました。伝えられるところによると、このプロセッサファミリーは、データ量の多いワークロードに対応するための大容量バッファとキャッシュ、AES暗号化、ビット操作、SHAハッシュなど、より多くの演算を並列実行するための新しいベクトル命令、そして情報処理のレイテンシを低減するための同様の調整と機能強化を備えています。Sunny Cove CPUは、次世代XeonおよびCore製品の基盤となります。10nmプロセスで製造されるため、将来的には登場する予定です。
ソフトウェアインターフェース
ChipzillaはOneAPIと呼ばれる抽象化レイヤーの導入を目指しています。これにより、ソフトウェア開発者はホストマシンのCPU、GPU、FPGA、AIアクセラレータなどのハードウェアアクセラレーションを最大限に活用するコードを作成できるようになります。例えば、特定のグラフィックプロセッサ向けにアプリをカスタマイズするのではなく、OneAPI仕様に基づいて記述することで、特定のマシンで実行する際に、抽象化レイヤーが利用可能な最適なコンピューティングリソースに処理を振り分けます。これにより、開発上の摩擦が軽減されると同時に、プログラマーをIntelプラットフォームに縛り付けたままにすることができます。これは2019年に導入予定です。
インターフェースといえば、Intel は、Xeon サーバーグレードのシステムで人工知能のアルゴリズムとモデルを実行するための、いわゆる「Deep Learning Reference Stack」をリリースしたいと考えています。
統合GPUはもはや二級市民ではない
Intelは2020年までにディスクリートGPUを開発することを依然として約束していますが、その間にChipzillaの統合GPUをもっと優れたものにしたいと考えています。Koduri氏によると、これらの統合GPUはディスクリートGPUと同等の性能になるはずで、Intelは2019年に10nmプロセッサに第11世代iGPUを搭載する計画です。これらのiGPUは1TFLOPSを超える性能になると聞いています。
また、高性能コンピューティングの姉妹サイトであるThe Next Platformで、Timothy Prickett Morgan による Intel の最新の目標と約束についての見解をご覧ください。®
