富士通研究所は、並列化FPGAをサーバーに搭載し、実効10Gビット/秒のネットワーク容量を4倍に増強した。
ハードウェア オフロードを使用して有効なネットワーク伝送帯域幅を高めることは目新しいことではありませんが、富士通の並列化 FPGA により、それが新たなレベルに到達しました。
同社は、データ圧縮と重複排除を高速化するためにFPGAを開発しました。このFPGAは、32個の並列圧縮演算ユニット、48個の並列特徴量演算ユニット、そして32個のデータ分割ユニットを搭載しており、各演算の完了予測に基づき、適切なタイミングでこれらのユニットに最新のデータを提供します。
富士通のWAN高速化FPGA
富士通はFPGAに送信されるデータ量も削減しました。FPGAはまず前処理フェーズでデータチャンクを読み取り、圧縮可能かどうかを判断します。FPGAが圧縮可能（重複データを含む）と判断した場合、ホストサーバーのCPUはデータを再度FPGAに送信し、圧縮を行います。
最新の技術では、データ チャンクが FPGA に一度送信され、そこで前処理と圧縮が実行されるため、データの再ロード プロセスが不要になり、時間が節約されます。
データの再読み込みの排除
富士通社内では、FPGA を搭載した富士通サーバを使用し、10Gbit/s イーサネット WAN 経由でバックアップ データとドキュメントを転送した結果、実効速度 40Gbit/s が達成され、これは業界記録であると主張している。
これは、クラウド環境で使用できる仮想アプライアンスに導入できるため、オンプレミス システム間や、データ共有、IoT ログ データ、オフィス データ、バックアップ用のパブリック クラウドとの間で、より高速なデータ転送が可能になります。
製品化は富士通の2018年度に成果をもたらすはずです。®
