ホットチップIntel の 2 ナノメートルクラスの 18A プロセス技術を採用した最初のデータセンター シリコンが登場するのはまだしばらく先のことだが、苦戦を強いられている x86 の巨人が早期に売り込みを開始するのを止めるつもりはない。
今週の Hot Chips で講演した Xeon プロセッサ アーキテクト兼 Intel フェローの Don Soltis 氏は、6 年前の第 2 世代 Xeon スケーラブル プロセッサから次世代 Clearwater Forest システムにアップグレードするユーザーにとって、ほぼ 8:1 の統合メリットがあると宣伝しました。
同氏によると、老朽化した Xeon システムラック約 1,400 台を、わずか 180 台のマシンに圧縮できるという。
もちろん、これはワークロードがAVX-512ベクターアクセラレーションを必要としないことを前提としています。私たちの理解では、Clearwater Forestの288個のスリム化された効率コア（eコア）はこれらの命令をサポートしません。
名前が示すように、これらのコアは、主流の Granite Rapids Xeon よりも、Intel のコンシューマー向け CPU に搭載されている e-core との共通点が多くあります。
低消費電力のモバイルコアをサーバー部分に詰め込むのは奇妙な選択に思えるかもしれませんが、多くのデータセンターのワークロードでは、特にスループットが重要となる場合、十分な性能を持つコアを大量に搭載する方が、高速なコアを少数搭載するよりも優れています。WebスケーラーやSaaSベンダーはこの点に留意してください。
さらに、ソルティス氏によれば、このチップのダイエット x86 コアは、コアの利用率を維持するために設計された非常に広いデータ パスのおかげで、前世代のチップよりも 1 サイクルあたり約 17 パーセント多くの命令を実行できるとのことです。
Clearwater Forest のコア数に聞き覚えがあるとすれば、それは Clearwater Forest が、今年初めに発売された 6900E シリーズの Sierra Forest Xeon に続き、Intel が同コア数を提供する 2 番目のチップとなるためだ。
インテルがこれほどのコア数を達成した方法は、レチクルサイズのダイを2つ搭載したSierra Forestとは全く異なる。近日発売予定のClearwaterでは、インテルのFoveros 3DとEMIB 2.5Dという高度なパッケージング技術を組み合わせ、最大17個のチップレットが統合されている。
Clearwater Forest を構成する 17 個のチップレットの分解図です。 - クリックして拡大
内部構造はすべてIntel 18Aプロセス技術によるものではありません。Intel 3とIntel 7のシリコンも多数採用されています。
インテルの不運なPonte Vecchio GPUを思い出した人は、あなただけではありません。しかし、少なくとも今回はすべてがインテル製で、チップレットの数も大幅に減っています。
スタックの下位層に進んでいくと、Clearwater Forestは12個のコンピュートダイを搭載し、各ダイには6個のeコアクラスター（Intelはスライスと呼んでいます）が搭載されます。各スライスには4個のコアと4MBの共有L2キャッシュが搭載されています。合計で、各コンピュートダイには24個のコアが搭載されます。
各コンピューティング タイルには 6 つのスライスがあり、各スライスには 4 つのコアがあり、4MB の L2 キャッシュを共有しています - クリックして拡大
1層下に進むと、コンピューティングダイはIntel 3プロセスノードで製造された3つのベースダイの1つに垂直に接合されており、ファブリック通信、メモリ、そして明らかに一部のI/O機能を担っています。チップのL3キャッシュもベースダイに搭載されており、それぞれ192MBです。これは、Intelが今回のダイ間レイテンシにどれほど自信を持っているかを示していると言えるでしょう。
最後に、ベースダイは、IntelのEMIB 2.5Dパッケージング技術を介して、Sierra Forestからリサイクルされた2つのI/Oダイとともに相互接続されます。Intelによると、このアプローチはシームレスであるため、17個の異なるシリコンチップ間でビットをシャッフルする必要があるにもかかわらず、チップはモノリシック部品のように動作します。
プラットフォームレベルでは、各 Clearwater Forest ソケットは最大 12 チャネルの DDR5 8000MT/s メモリをサポートしますが、Intel の Granite Rapids P コア Xeon とともに宣伝されている高価な MCRDIMM は使用されません。
I/O接続に関しては、特に驚くようなことはありません。各ソケットは96レーンのPCIe 5.0接続を提供し、そのうち64レーンはCompute Express Link（CXL）周辺機器をサポートします。これは現時点では、主にPCIeスロットにDRAMを詰め込むことを意味します。
- Azure Apparatchik は、すべてをロックダウンするカスタム シリコンを披露
- トランプ大統領はインテルに拒否できない提案をした
- 米政府がインテルの株式10%を89億ドルで買収
- インテル、ウェブアプリが27万件の従業員記録を流出させたことを発見した研究者を解雇
Sierra と同様に、Clearwater は最大 576 個のコア、3TB の DDR5、1.3TB/s のメモリ帯域幅を備えたデュアル ソケット構成で提供されます。
インテルのデュアルソケット Clearwater Forest システムで期待できる速度とフィードの概要は次のとおりです - クリックして拡大
システムインテグレーターにとって、新しいチップはそれほど面倒なことではないだろう。Intelは新しいソケットでリリースしないことを選択したからだ。実に思慮深い。ソルティス氏はチップの具体的なTDPを明らかにしなかったが、6900ソケットは最大500ワットをサポートできることは既に分かっている。
しかし、これらのコアを多く搭載した部品で顧客を獲得するのは容易なことではない。Intel は、密度を最適化した AMD 独自の Epyc 製品ラインと競合する必要があるからだ。
昨年秋、AMDが192コアのTurin-Cを発表したことを覚えている方もいるかもしれません。コアあたりのキャッシュ容量は少ないものの、マルチスレッドとAVX-512をサポートするフル機能のx86コアです。IntelのEコアとAMDのZen 5cコアを同じカテゴリに分類したくなるかもしれませんが、実際には両者のアプローチは大きく異なります。
Clearwater Forestは、昨年のEpycと競合するだけでは済まないでしょう。AMDはすでにVeranoパーツを発表しており、Zen 6cコアと思われる256基を搭載する予定です。VeranoとClearwater Forestはどちらも来年中に発売される予定です。®
