マイクロン：積層シリコンの美しさがDRAMの問題を解決

マルチコアCPUのせいで、DRAMの帯域幅が不足しています。CPUの性能が上がるにつれて、より多くのコアがサーバーのメモリにアクセスしようとし、帯域幅が不足するのです。

1 つの解決策は、ロジック ベース レイヤーの上に DRAM をレイヤー状に積み重ね、結果として得られるハイブリッド メモリ キューブ (HMC) へのアクセス速度を向上させることです。Micron はまさにそれを実現しました。

マイクロンは、デンバー・スーパーコンピューティング・ショーにおいて、ペタスケール・スーパーコンピュータ向けHMCチップの開発を発表した。その他のターゲットアプリケーションには、データパケット処理、データパケットのバッファリングまたはストレージ、プロセッサアクセラレーションなど、メモリ帯域幅の制約に悩まされるあらゆるアプリケーションが含まれる。

展示会では、富士通がHMCチップを搭載した将来のスーパーコンピュータのプロトタイプ基板を展示しました。MicronもHMCチップの利用とインターフェースを目的としたエコシステムの構築に参画し、その推進役を務めています。

HMCプライマー

DRAMチップは、メモリとそれにアクセスするために必要なロジック機能を組み合わせています。DRAMチップを層状に積み重ねると、ロジック回路が重複します。HMC方式では、各チップからロジック回路を取り除いて、チップの下部にベースロジック層を配置し、HMC内の各DRAM層に機能を提供します。

Micronは、4層および8層のメモリ層HMC（Human Memory Card）イニシアチブを展開しています。Micronのブログには、「各メモリ層には、定義されたグループ（ボールト）に数百万個のメモリセルが配置され、複雑なサポートロジック（ボールトコントローラ）がメモリセルのあらゆる側面を制御し、内部クロスバースイッチへのインターフェースを提供します。…HMCは16個のボールトで構成され、それぞれが独立して動作し、各ボールトから10GB/秒（80Gb/秒）の実メモリ帯域幅を維持するように設計されています。ロジック層は、外部インターフェース、クロスバースイッチ、メモリスケジューラ、ビルトインセルフテスト（BIST）、サイドバンドチャネル、そして数多くの信頼性、可用性、保守性（RAS）機能もサポートしています。」と記載されています。

ロジック層は、構造を貫通するトンネル、いわゆるシリコン貫通ビア（TSV）を介して各DRAM層と接続または通信します。ベースと第3層を接続するTSVの長さは、ベースと第4層を接続するTSVの長さとそれほど変わらないため、製造プロセス設計者にとって非常に興味深い課題となります。特に、ビアの寸法ミスによって多層ダイが不良品になった場合のコストは、単層DRAMウェハの場合よりも高くなるため、製造精度の管理は極めて重要になります。

これらの TSV は、それが通過する DRAM 層から完全に絶縁される必要があります。これもまた難しい製造技術です。

3つ目のポイント：TSVがDRAM層を貫通する部分にはメモリセルを配置できません。層が増えるほど、必要なTSVの数も増えると予想され、チップ層設計者の作業は興味深いほど複雑になります。

「キューブ」という言葉は誇張です。薄いフレークの層と考えてください。

HMCは高速CPUリンクを備え、TSVは「超並列」アクセスを実現します。Micronの16枚組スライド（pdf）には次のように記載されています。

HMCデバイス内の独自のDRAMは、16個の独立した自立型ヴォールトをサポートするように設計されています。各ヴォールトは10GB/秒の持続メモリ帯域幅を提供し、キューブ全体の帯域幅は160GB/秒です。各ヴォールトにはDRAMレイヤーごとに2つのバンクがあり、2GBデバイスでは合計128バンク、4GBデバイスでは合計256バンクとなります。システムパフォーマンスへの影響は大きく、バンクをロックステップで実行する従来のメモリと比較して、キュー遅延が低減し、データ応答の可用性が向上します。

マイクロン社によると、最大160GB/秒の転送速度を誇る同社のHMCは、DDR2モジュールの最大15倍の帯域幅を持ち、既存の技術と比較してビットあたりの消費電力を最大70%削減できるという。また、RDIMMと比較して占有面積も約90%削減できる。

HMCエコシステム

HMCコンソーシアムは、Altera、ARM、IBM、SK Hynix、Micron、Open-Silicon、Samsung、Xilinixの8社をリード開発者として擁しています。HMC 1.0仕様が策定・公開されており、コンソーシアムには100社を超えるHMC採用企業がリストされています。

アダプターは、HMC を、それを使用するプロセッサーの近くにマウントされた「ニア メモリ」として使用することも、スケールアウト HMC モジュールを備え電力効率に優れた「ファー メモリ」として使用することもできます。

Micron 社は Altera 社と協力して同社の FPGA シリコンを HMC チップに統合しており、その成果を示すボードの写真が公開されています。

MicronのサイトにはHMCに関するブログがいくつかあります。まずはここから始めてください。他のブログへのリンクがあります。Micron HMCの16スライド資料（PDF）もぜひお読みください。

Micron は現在 2GB HMC チップのサンプルを出荷中です。4GB チップは 2014 年初頭にサンプル出荷される予定です。また、2GB および 4GB HMC デバイスの量産は 2014 年後半に開始される予定です。®