サムスンは、ライバルであるTSMCに先んじて、3nm製造プロセスを使用したチップの生産を開始した。TSMCは、今年後半にN3ノード世代のチップの生産を開始する予定だ。
結果として得られるチップは、消費電力を最大 45 パーセント削減し、パフォーマンスを最大 23 パーセント向上させるとされており、プロセスの第 2 世代ではさらなる向上が約束されている。
韓国のエレクトロニクス大手サムスンは、3nmプロセスノードによる初期生産を開始したと発表した。このプロセスノードでは、同社がマルチブリッジチャネルFET（MBCFET）技術と呼ぶ技術が導入されている。これは、ゲート材料が導電チャネルを包み込むゲートオールアラウンド（GAA）トランジスタアーキテクチャのサムスン版である。
GAAアーキテクチャの特徴は、少なくとも初期設計においては、導電チャネルが垂直に積層されたナノシートを用いて構築されていることです。TSMCは既に、2025年に予定されている2nm N2製造ノードにナノシートを使用する計画を表明していますが、3nmチップでは依然としてFinFET設計を採用しています。
サムスン電子華城キャンパスで3nmウエハーを掲げる幹部たち
サムスン社は、MBCFET技術はナノシートを用いることで、ナノワイヤを採用する競合のGAA技術よりも広いチャネルを形成し、これにより高性能とエネルギー効率の向上を実現できると述べた。同社は、ナノシートのチャネル幅を調整することで、電力消費と性能を最適化し、様々な顧客ニーズに対応できると主張した。
TSMCの2nmノードに関する最初の詳細：チップメーカーがナノシートトランジスタを公開
続きを読む
同社によれば、この3nm製造プロセスを使用して製造されたチップは、5nmプロセスで製造されたものと比較して、消費電力を最大45パーセント削減し、パフォーマンスを23パーセント向上し、面積を16パーセント削減することができるという。
サムスン社は、この技術の最初の応用は「高性能、低消費電力コンピューティング」を目的とした半導体チップとなり、モバイルプロセッサへの拡大を計画していると述べた。
しかし、これはチップメーカーの 3nm テクノロジーの第 1 世代に過ぎず、第 2 世代では消費電力が最大 50 パーセント削減され、パフォーマンスが 30 パーセント向上し、面積が 35 パーセント削減されるなど、さらに改善される予定です。
サムスンの社長兼ファウンドリー事業責任者であるシヨン・チェ博士は、次世代技術を製造業に適用するリーダーシップを発揮する能力によって同社は急速に成長したと主張し、MBCFET技術を用いた世界初の3nmプロセスを導入することでこれを継続していると語った。
しかし、同社はこの3nmプロセスの顧客について言及していません。一部の情報筋によると、これは初期生産バッチを試験運用とみなしており、歩留まりが本格生産に十分な水準に達しないと見込んでいるためとのことです。今年初めには、3nmプロセスの歩留まりがかなり低いとの報道もありました。
- インテルのCEOは、アメリカがCHIPS法案をまとめられないことに驚くべきではない
- ワシントンの安堵のため、グローバルウェーハズ社はテキサス工場に50億ドルを投資する
- TSMC、四半期売上高で初めてインテルを上回る可能性
- 台湾のエネルギー価格上昇は世界の半導体生産に打撃を与える可能性がある
ある情報筋によると、初期の3nmシリコンを使用するサムスンの最初の顧客は、ビットコインマイニング用に設計されたチップを専門とするPanSemiという中国企業になるという。
モバイルチップメーカーのクアルコムは、今年初めの報道ではTSMCと独占契約を結んだと示唆されていたにもかかわらず、スマートフォン用チップの製造にサムスンの3nm技術の利用を検討しているという他のさまざまな報道もある。
ブルームバーグによると、サムスンがアップルやクアルコムなどの企業から新規受注を獲得するには、TSMCと同等のコストと効率で3nmチップを生産できることを証明する必要がある。
一方、TSMCは最近、FinFlexテクノロジーでN3ノード世代を強化していると発表しました。これにより、3nm製造プロセスが稼働すれば、チップ設計者は同じダイ上で異なる標準セルを柔軟に混在させることができるようになります。
これにより、チップのさまざまな部分をさまざまなパフォーマンスと電力要件に合わせて最適化できるようになると予想されます。これは、サムスンが 3nm の先駆者となったことで、結局それほど大きな優位性が得られなくなる可能性がある重要な機能です。®
