大手ネットワーク製品のチップ開発の頭脳である Cavium は、次世代ネットワーク プロセッサに MIPS ではなく ARM アーキテクチャを選択しました。
これは、今後ますます多くの本格的なネットワーク機器が MIPS ではなく ARM を搭載するようになることを示しています。
本日発表されたOcteon-TXファミリーのシステムオンチップは、CaviumのThunderXシリーズ・サーバーグレードCPUから最大24個の64ビットARMv8コアを搭載します。従来のOcteon SoCは64ビットMIPSコアを搭載していました。
2001年に設立され、サンノゼに拠点を置くカビウムは、ファブレス半導体設計企業であり、シスコ、F5、Aruba、Netgear、ノキア・シーメンス、ジュニパー、サムスン、LGなどの企業向けにチップを製造しています。同社のOcteon SoCは、携帯電話基地局、エッジおよびコアスイッチ、ルーターなど、MIPSが従来のアーキテクチャとなっている分野に採用されています。
Octeon-TXでは、CaviumはOcteonからMIPSを抜き出し、基盤となるネットワーク重視のシリコンはそのままに、サーバークラスのARM ThunderXコアを固定しました。同社はこれらのチップを、ストレージおよびデータセンター製品、スイッチ、産業用および組み込み制御システム、セキュリティボックス、仮想化ネットワークアプライアンスなどに向けています。
MIPSアーキテクチャは完全に見捨てられたわけではありません。Caviumの広報担当者はEl Regに対し、MIPSベースのOcteonシステムオンチップは現在も生産中であると述べました。「同じテクノロジーノードのMIPSベースのOCTEON III製品ファミリー全体が生産中です。今後はARMベースのSoCも含め、生産ラインを拡張していく予定です。」
しかし、これらの Cavium のスライドから判断すると、Octeon の将来は、確立された Linux ディストリビューションとオープンソース スタックを実行できるかどうかにかかっており、現時点では、Cavium は ARM がそれらのジョブに最適であると考えています。
Caviumの説明によると、Octeon-TXはARMを採用することで、「豊富なソフトウェアエコシステム、オープンソースアプリケーションの拡張サポート、そしてThunderXファミリーのサーバープロセッサの仮想化機能」を活用しているという。基本的に、MIPSでそれを実現するつもりはなかったのだ。
確かに、ベースステーションやコアルーターを実行するための、実績のある独自の MIPS ソフトウェアは数多く存在します。
しかし、Caviumは、ますます多くの企業やデータセンターが自社のネットワークキット上でクローズドソースとオープンソースのソフトウェアを混在させて運用したいと考えているという事実を認識しており、この分野ではMIPSよりもARMの方が有力な選択肢だと考えられています。MIPSアーキテクチャ自体に問題があるわけではありませんが、ARMは現在大きな勢いを誇っており、多くのエンジニアがMIPSを認識しており、多くのソフトウェアが移植されています。
「かつては、組み込みプロセッサで例えばPythonを実行することなど不可能でした。それが問題でした」と、カビウムのインフラストラクチャプロセッサグループ製品ラインマーケティングディレクター、ベンカット・スンダレサン氏はThe Register紙に語った。「現代のARMコアでは、これらすべてが実現可能になりました。」
(確かに、最新の MIPS プロセッサでも Python を実行できることはわかっていますが、Sundaresan 氏の主張は、彼の見解では現時点では ARM が王者であるということです。)
また、Cavium は ThunderX ラインのサーバーグレードのハイパーバイザー機能を Octeon に取り入れたいと考えているという事実もあります。最新の MIPS もハードウェアで仮想化をサポートしていますが、Cavium は自社開発の ARM 風の技術を選択しました。
速度とフィードを含む重要な製品ロードマップは次のとおりです。
最大4基の2GHz 64ビットARMv8 ThunderXコアを搭載したOcteon-TXコンポーネントのサンプルが、今月中にCaviumの顧客に出荷されます。これらのSoCは、最大2MBのL2キャッシュ、2基の統合10GbEまたは8基の1GbEインターフェース、2つのSATA 3.0ポート、PCIe Gen3インターフェース、暗号化アクセラレータを搭載しています。
最大2.2GHz、24コア、10GbE 12ポートまたは40GbE 3ポート、PCIe 3接続とSATAポート、そして最大40Gbpsのトラフィックを処理できる暗号化アクセラレータを搭載したフル機能のOcteon-TXs SoCが、今年第3四半期にリリースされる予定です。この設計は最大96コアまで拡張可能とのことです。
これらのアクセラレータは最大8,192ビットの鍵をサポートし、最大40Gbpsの暗号化トンネルをストリーミングできます。また、アクセラレータのブロック暗号はプログラム可能で、必要に応じてアルゴリズムを更新できます。この高速暗号化は、クラウドとの間で機密データをストリーミングする企業にとって不可欠とされています。これらのチップは、インラインストレージ暗号化とSSL暗号化を「ラインレート」で実行することもできます。
各 Octeon-TX SoC には Cavium の Nitrox V セキュリティ コプロセッサが組み込まれており、ハードウェアで暗号化、解凍、圧縮アルゴリズムを高速化して、メイン CPU コアの負担を軽減します。
多数のコアを搭載する理由は、コアグループを特定のタスク専用にするためです。例えば、4つのコアでIntelのVxWorksなどのリアルタイムOSを実行し、SATAコントローラーのトラフィック処理といったデータプレーンのワークロードを処理できます。また、別のコアグループでLinuxなどの別のOSを実行し、コントロールプレーンの機能を処理することも可能です。
各コアは、実行すべきタスクの作業キューをチェックし、何かを実行する必要がある場合にジョブを取得し、必要なデータを見つけることができますように、コア間でメモリ ポインターが渡されます。
スンダレサン氏によると、Octeon-TXファミリーは、同等のIntelプロセッサと比較して「同じ価格帯で35%多くのコア数と高い帯域幅」を提供するという。Intelは、仮想化ネットワーク機器など様々な用途を想定し、最大22コアを搭載したBroadwell Xeon E5 v4チップを売り込んでいる。
Octeon-TX SoCはそれぞれ、ハードウェア・パケット・バッファ・マネージャを搭載しており、パケットからOSIレイヤー1および2ヘッダーを自動的に除去し、レイヤー3データを抽出してコアが取り出せるようにキューイングします。プログラマブルなパケット処理ユニットは、最大5000万パケット/秒の処理能力を備えています。また、これらのSoCは、必要なソフトウェアスタック向けに、ハードウェアで仮想ネットワーク・インターフェースを提供することもできます。
「何百万ものフローが流入し、それらは高速に抽出されます。バッファ管理を使用して、パケットをキューに並べ、それらのキューをコアに割り当てます」とスンダレサン氏は述べた。
基本的に、Cavium は、ARM ベースの次世代 SoC が、低消費電力コアと緊密に統合されたインターフェース コントローラの高密度な組み合わせを提供することで、競合製品よりも優れたコスト パフォーマンスとワット パフォーマンスを実現すると考えています。
コア数が多いため、プログラマーはコアを特定のタスクに割り当てることができ、コアごと、またはコアグループごとに実行される仮想マシンの数を減らすことができます。これにより、ハイパーバイザーのオーバーヘッドが低減し、割り込みレイテンシも短縮されます。また、Caviumは、Intelが仮想化ネットワーク機能に投入しているエネルギーに惹かれ、チップを模索しているネットワークベンダーの注目を集めるきっかけを作ることができます。®
