ローマは一日にして成らず、また一日にして予告も成らず：AMDの7nm第2世代64コアEpycサーバーチップがついに登場

チップ事業を更新したAMDは本日、数か月にわたる予告を経て、サンフランシスコで第2世代のEpycサーバー プロセッサ ファミリを正式に発表し、パフォーマンス、効率、スループット、セキュリティの向上を約束しました。

水曜日の午後に行われた基調講演で、AMDの社長兼CEOであるリサ・スー氏は、第2世代Epyc（コードネーム「Rome」）は「世界最高性能のx86プロセッサ」だと主張した。スー氏は、IntelのCascade Lakeシリーズを基準として、「当社のパフォーマンスは彼らのほぼ2倍です」と述べた。スー氏によると、これは運用コストを40%から50%削減することを意味する。

AMD の Zen 2 マイクロアーキテクチャをベースにした Rome は、長い間 Intel が独占してきたデータセンター市場で、弱小チップメーカーがより大きなシェアを獲得するチャンスとなると期待されている。

「当社は業界では小規模な企業ですが、自分たちの仕事に情熱を注いでいます」と、AMDのCTO兼技術・エンジニアリング担当EVPであるマーク・ペーパーマスター氏は、報道関係者とアナリスト向けの技術セッションで述べた。「AMDはこの競争において、決して手を緩めることはないでしょう。」

IntelのXeon製品ラインに対抗するため、第2世代Epyc 7xx2シリーズプロセッサは、第1世代の4ダイではなく、9ダイパッケージとして製造されます。TSMC 7nmプロセスで製造された8つのチップレットは、それぞれ最大8つのx86-64 CPUコア（1つまたは2つのハードウェアスレッドを実行）を搭載し、14nmプロセスの中央IOコントローラダイを囲んでいます。これはAMDがハイブリッドマルチダイアーキテクチャと呼ぶもので、Intelが好む従来のモノリシック設計アプローチとは対照的です（ただし、Chipzillaは現在AMDに追随し、マルチダイに移行しています）。

7nmプロセスCPUコアを8個搭載したチップレット8個は、Romeソケットあたり最大64個のCPUコアと128個のハードウェアスレッドを搭載します。これは、Intelが現在提供している14nmプロセスの最大コア数である56コアに対して、大幅に少ない数です。TSMCの7nmプロセスは、Intelの非常に遅れている10nmプロセスノードに匹敵します。また、Intelは10nmサーバークラスのプロセッサを来年まで出荷しないため、AMDと現在入手可能な7nmチップは、この点で大きなリードを得ています。

「複数のダイには、本質的に歩留まりの点で有利な点がある」と、AMD Epyc プロセッサの主任設計者 Kevin Lepak 氏は説明する。「1 つのダイに欠陥があっても、全体を捨てる必要がないからだ。」

AMDは、この歩留まり優位性とその他の技術革新を活用して、Intelとの競争をより効果的に進めています。今年初めからの株価上昇は、投資家が同社が世界最大のチップメーカーであるIntelに対抗できる力を持っていると確信していることを示唆しています。ITバイヤーは、第2世代にコミットする前に、第1世代のEPYCファミリーを試すだろうと一般的に考えられていました。そして今、その第2世代が登場し、データセンターコンピューティング市場におけるIntelの95%の支配を侵食しようとしています。

AMDのベンチマークによると、最新のEpycシリーズは競合製品と比較して優れたパフォーマンスを発揮しています。Intelの第2世代Cascade Lake SPは12個のDDR4-2933メモリモジュールを使用して282GB/秒を実現していますが、Epyc 7xx2は16個のDDR4-3200チップを使用して410GB/秒を実現しています。AMDによると、メモリ帯域幅において45%の優位性があるということです。

Epyc 7xx2は、AMDのインターコネクトシステムであるInfinity Fabricを介して、最大18GT/sのソケット間接続を提供します。前モデルは最大10.7GT/sでした。また、Epyc 7xx2はPCIe 4.0対応のx86サーバー向けシステムオンチップとしては初となる製品で、シングルソケットに128レーン（マザーボードBMC用レーン1レーンを含む）を備え、ピークPCIe帯域幅は512GB/sです。8つのチップレットそれぞれにx16リンクが搭載され、双方向帯域幅は64GB/sです。

Epyc Romeは、システムオンチップ（SoC）内にセキュアプロセッサ（32ビットARM Cortex-A5）を搭載し、ファームウェアとデータ用のオフチップ不揮発性ストレージを備え、暗号化機能、セキュアキー生成、キー管理を処理します。メモリ暗号化は、第1世代の15個から509個（サポートされるゲストVMの数）に拡張されました。

全体として、Epyc の Zen 2 アーキテクチャは、前世代よりもクロック サイクルあたりの命令数が 15 パーセント増加し、クロック サイクルあたりの AVX2 浮動小数点スループットが 2 倍、サイクルあたりのロード/ストア帯域幅が 3 倍、コアあたりの L3 キャッシュが 2 倍、ソケットあたりの L3 キャッシュが 4 倍になると約束しています。

Epyc v2 には、高コア数システム向けの APIC 拡張、サービス品質の監視とメモリ帯域幅の強制、ユーザー モード命令の防止、不揮発性メモリの拡張 (キャッシュ ライン ライトバック)、キャッシュを無効化せずに書き戻す命令 (WBNOINVD)、およびプロセッサ レジスタをユーザー レベルで読み取る命令 (RDPRU) などの新しいアーキテクチャ機能も導入されています。

Epycシリーズは、8、12、16、24、32、48、64コア構成で、シングルソケットまたはデュアルソケットで提供されます。TDPは120Wから225W、総キャッシュ容量は256MBから128MB、クロック速度は最大3.4GHzから2.25GHzまで（機能的に動作するコア数によって異なります）です。詳細な仕様については、AMDのウェブサイト（こちら）または概要（こちら）をご覧ください。

AMDは、パフォーマンスに関する主張を分かりやすくするために、提携ベンダーに目を向けました。これは、完全に中立的な第三者ではありません。スー氏によると、この新しいチップファミリーは80もの性能記録を樹立しました。ヒューレット・パッカード・エンタープライズ（HPE）のCTO、マーク・ポッター氏によると、HPEはEpycを搭載したProLiant DL325およびProLiant DL385サーバーでベンチマークテストを実施し、37もの世界記録を達成したとのことです。

仮想化データベースを実行するシングルプロセッササーバーのパフォーマンスを測るTPC Express Benchmark Vにおいて、HPEは321%の向上を報告しています。電力効率に関しては、新しいEpycは28%の向上を達成しました。

Twitterのシニアエンジニアリングディレクターのジェン・フレイザー氏が壇上に上がり、同ソーシャルネットワークでテスト中の第2世代Epycチップのパワーとコスト削減について宣伝した。

「Romeプロセッサのパフォーマンスは、実際にはコアあたりの消費電力を削減しています」とフレイザー氏は述べ、Twitterはラックあたりのコア数を40%増加（1240個から1792個に増加）させながら、電力と冷却能力は維持できていると指摘した。その結果、総所有コストは25%削減されたと彼女は述べた。

次に、Googleのエンジニアリング担当副社長であるバート・サノ氏が登場し、このウェブ界の巨人が既にデータセンターにEpyc第2世代プロセッサを導入していることを発表しました。「様々なワークロードで既に優れたパフォーマンスを確認しています」とサノ氏は述べ、RomeはGoogle Compute Engineを通じてGoogleのクラウド顧客に提供される予定だと付け加えました。

「AMDは本日、第2世代Epycプロセッサとプラットフォームの発表により、データセンター分野で大きな前進を遂げました」と、コンサルティング会社Moor Insights & Strategyの創設者であるパトリック・ムーアヘッド氏はThe Registerへのメールで述べた。「これは私の予想を上回る大きな飛躍です。」

ムーアヘッド氏は、AMD は第 1 世代 Epyc の欠点を改善し、シングルスレッド パフォーマンスとコア スケーリングが 15 パーセント向上したほか、新しい RAS (訂正不可能な DRAM エラー エントリ) とセキュリティ (セキュア メモリ暗号化、セキュア暗号化仮想化、509 キー) 機能が追加され、マルチコア パフォーマンスも向上したと述べた。

ムーアヘッド氏によると、AMDは最初のEpyc製品で1桁台前半の市場シェアを獲得しており、第2世代もその傾向が続くはずだという。「企業は第1世代製品を大量導入することはなく、第1世代Epycも導入していません。しかし、第2世代Epycは導入されるでしょう」とムーアヘッド氏は述べた。

ムーアヘッド氏は、AMDがHadoop RTアナリティクス、Javaスループット、流体力学、仮想化など、一部のアプリケーションでは優れているものの、すべてのアプリケーションでは優れているとは限らないと予想している。また、顧客がIntelのDLBoost命令やOptane DCを活用したインメモリデータベースワークロードを利用できるため、低レイテンシの機械学習推論ワークロードではIntelが優位に立つはずだと付け加えた。

ムーアヘッド氏は、IT業界はハードウェアの競争が激化することを切望しているが、AMDはインテルがエンタープライズバリューチェーンに投資してきたのに対し、AMDは依然としてHPE、デル、レノボなどのベンダーに頼る必要があると指摘する。これらのベンダーはいずれも、最近AMDキットの需要創出の実績がほとんどない。

「AMDは既にパブリッククラウドプロバイダーに対して実績を上げており、その勢いをエンタープライズへと移行させる必要がある」とムーアヘッド氏は述べた。「将来のロードマップの一環として、AMDはレイテンシに敏感なML推論ワークロードと従来のビッグデータをどのように最適化し、インテルに先んじ続けるのかを明らかにする必要がある。」

Epyc 7xx2 プロセッサを搭載したシステムが現在入手可能であると聞いています。®

追加更新

ローマの最新の分析は、当社の HPC 姉妹サイトであるThe Next Platformでこちらから入手できます。