RISC-V InternationalがよりオープンなCPU仕様を発表

Embedded World RISC-V International は、ロイヤリティフリーのオープン仕様を蓄積しており、ファームウェア、ハイパーバイザーなどに関する追加ドキュメントも提供しています。

RISC-V（「リスクファイブ」と発音します。同じ名前の別のアーキテクチャであるRISC-5と混同しないでください）は、基本的にCPUコアがソフトウェアの観点からどのように動作するべきかを規定しています。チップ設計者はこれらの命令セット仕様をシリコンに実装することができ、多くの大手企業がこれを支持しています。

最新の仕様では、互換プロセッサが準拠すべき4つの機能が規定されています。そのうちの2つ、E-TraceとZmmulは、RISC-Vのハードウェアとソフトウェアを構築する組織にとって有用であり、残りの2つは将来的に重要となり、RISC-Vコンピューター上で動作するOSの開発に役立つ可能性があります。

その一つは、システムファームウェアがOSカーネルをロードする前にハードウェアに関する情報を取得・処理する方法を規定するUEFIブートプロトコルです。もう一つは、ハードウェアとオペレーティングシステムまたはハイパーバイザーカーネル間のスーパーバイザバイナリインターフェース（SBI）を定義しており、Western DigitalによるOpenSBIと呼ばれるリファレンス実装が付属しています。

RISC-V InternationalのCTO、マーク・ヒメルスタイン氏は、これは「重要なリソース」であり、「すべてのRISC-V実装にわたってスーパーバイザーモードのソフトウェアを移植する機能を提供し、基本的に開発者が一度何かを書いてどこにでも適用できるようにする」と述べた。

その他については、E-Trace仕様はRISC-Vデバイスにおける効率的なプロセッサ分岐トレースを可能にします。もし興味があれば、GitHubに100ページを超えるPDFファイルがあります。

Zmmul 拡張機能は、主に小型でシンプルな組み込みコア向けに、除算のない乗算演算サポートを指定します。汎用アプリケーション CPU コア向けには、乗算と除算を含む整数および浮動小数点演算用の個別の拡張機能が既に存在します。

(歴史的な RISC に関する補足: オリジナルの Acorn ARM1 プロセッサには乗算や除算用のハードウェアはありませんでしたが、バレル シフターはありました。)

RISC-V命令セットアーキテクチャはまだ初期段階にあり、The Regの一部の人が以前指摘したように、その将来の成功は未だ不確実です。市販されている汎用のエンドユーザー向けRISC-Vハードウェアは、自分で購入して試したり、Qemuのようなエミュレータを起動したりできるものはほとんどありません。

• これは世界初の RISC-V ラップトップの 1 つになるでしょうか?
• インテルがRISC-Vの採用を促進するために約束した「多大な貢献」
• RISC-Vが競争するにはオープンアーキテクチャ以上のものが必要
• MIPS、2022年第4四半期に最初のRISC-Vチップを発表

数少ない例の一つが、ClockworkPi DevTermのオプションのRISC-Vプロセッサモジュールです。RISC-V版の最初のレビューの一つは、元TenFourFoxブラウザメンテナーのCameron Kaiser氏のブログTalosSpaceに掲載されています。彼はデバイスを非常に気に入っている一方で、マシンに搭載されているAllwinnerシングルコアシステムオンチップのパフォーマンスについては非常に否定的なレビューとなっています。

現時点では、RISC-Vはハイエンドの主流汎用CPUの性能において、真の脅威とはなっていない。Appleは、大規模で高度に統合されたArm SoCの開発に多大な時間と費用を投じたことは、純粋な性能、ワットあたりの性能、価格性能比のいずれにおいても、十分に価値があったことを証明した。今、Arm業界の他の企業はAppleに追いつく必要があり、RISC-Vは依然としてArmに追いつく努力を続けている。

とはいえ、少なくとも当時は、Armの世界はチップごとに異なるシリコンの荒野であり、ファームウェアやブートプロセスといった一部の分野の標準化には、業界全体で多大な努力と協力が必要でした。だからこそ、Armbianのようなプロジェクトが登場したのです。RISC-V Internationalがこの点に気づき、早い段階でこの問題に取り組んだことに敬意を表します。®

ブートノート

RISC-Vという名称は、バークレーRISC設計の第5世代であることに由来しています。RISC-Iチップは78個のレジスタを備えていましたが、そのパフォーマンスは期待外れでした（誰かが削除する前に、珍しく冗長なWikipediaの記事をご覧ください）。それでもなお、RI​​SC-Vはサンの初代SPARCプロセッサのインスピレーションとなりました。

RISC-II には驚くべきことに 138 個のレジスタがありました。RISC-III は SOAR CPU (Smalltalk On A RISC)、RISC-IV は初期の並列プロセッサ ワークステーションである SPUR (Symbolic Processing Using RISCs) 用のプロセッサでした。