HGST は、フラッシュメモリ サミットでの間違ったテクノロジの素晴らしいデモで、1.5 マイクロ秒の読み取り遅延で 300 万 IOPS で動作する PCIe 接続の相変化メモリ デバイスを披露しました。
相変化メモリ (PCM) は、カルコゲニド材料の状態 (相) をアモルファスから結晶へ、そしてまたアモルファスから結晶へ変化させることで、2 進数を異なる抵抗レベルとして保存します。
PCMデバイスは、フラッシュメモリよりもはるかに高速なデータ読み出し速度と、より高密度なメモリ構成を提供すると言われています。しかし、これはNANDメモリの次世代技術として台頭しており、IBM、Micronなどが開発に取り組んでいます。そして、これは明らかにフラッシュメモリではありません。
HGST は、比較的唐突ではあるが、Micron 社から提供され、PCIe 経由で実行される DC Express プロトコルを備えた自社製コントローラを使用している 45nm 1Gbit PCM ダイから構築された PCM デバイスのデモを行っている。
このプロトコルは、2月に開催されたFAST '14で発表された論文「DC Express: PCI Express経由の相変化メモリ読み取りにおける最短レイテンシプロトコル」で議論されました。この論文は、HGSTサンノゼ研究センターのDejan Vučinić、Qingbo Wang、Cyril Guyot、Robert Mateescu、Filip Blagojević、Luiz Franca-Neto、Damien Le Moal、およびカリフォルニア大学サンディエゴ校のTrevor Bunker、Jian Xu、Steven Swansonによって執筆され、HGSTサンノゼ研究センターのZvonimir Bandićによって発表されました。論文はこちらからダウンロードできます（PDF）。
以下のビデオ画像をクリックすると、プレゼンテーションのビデオ（読み込みが遅い）をご覧いただけます。
>
画像をクリックしてビデオをダウンロードしてください
DC Expressは、PCIeプロトコルの不要なチャタリングを除去するという非常に粗雑な方法で動作します。論文では、研究者らはキュー深度1の1GビットPCMチップ5個で70万IOPSを達成したと実証しています。私たちの理解では、300万IOPSはキュー深度を4にすることで達成されたものです。
マイクロンPCMチップ
300万IOPSは、一度に512バイトをランダムに読み取った際に達成されました。論文によると、PCMデバイスの書き込みレイテンシは読み取りレイテンシの55倍、つまり82.5マイクロ秒で、これはMLC NANDの書き込みレイテンシの範囲内です。
デバイスの容量に関する情報はありません。FASTのプレゼンテーションで説明されていたのは5Gビットでした。HGSTによると、デモデバイスに搭載されているPCIeカードはフルハイト、フルレングス、Gen 2.0、4レーンのカードです。
HGSTは、このデバイスが持つストレージクラスメモリの可能性に期待を寄せています。同社は、このデバイスはフラッシュキラーというよりは低コストのDRAM代替品になると考えているものの、不揮発性メモリであると述べています。この技術は「ULLtraDIMMなんて誰が必要とするのか？」という疑問を提起し、サンディスクのエンジニアたちにはまさにその疑問を抱かせるはずです。PCMダイもメモリDIMMに接続できる可能性はあるのでしょうか？
この HGST デモが製品化されるまでどのくらい時間がかかるかは明らかではありませんが、おそらく 9 ～ 18 か月かかるでしょう。
1 つの考え: 5G ビットの PCM のみを搭載したフルハイト、フルレングスの PCIe カードが必要な場合、コントローラー ロジックを縮小するために多くの作業が必要になる可能性があります。
製品面では、FlashMAX IV PCIe PCMカードの開発フェーズ開始が近づいているのでしょうか？これは他のPCIeフラッシュカードベンダーを驚かせるでしょう。MicronがPCM技術に本気で取り組んでいるのであれば、PCIeフラッシュカードも開発する可能性がありますが、その速度ポテンシャルを実現するには、PCIeよりも高速な独自のインターフェースプロトコルが必要になるでしょう。
この目を引く相変化メモリキットは、カリフォルニア州サンタクララで 8 月 6 日から 7 日まで開催される 2014 Flash Memory Summit のブース 316 でご覧いただけます。®
