Xilinx は、ハードウェア レベルで動的に変更できる巨大な FPGA を開発しています。
ザイリンクスの「エベレスト」プロジェクトは、ザイリンクスが「Adaptive Compute Acceleration Platform（ACAP）」と呼ぶ、いわゆる統合型マルチコアヘテロジニアス設計の開発であり、従来のFPGAをはるかに凌駕するものだ。TSMCの7nmプロセス技術を用いて製造され、今年後半にテープアウトされる予定だ。
1月に就任したザイリンクスの社長兼CEO、ビクター・ペン氏は、これは「FPGAの発明以来、最も重要なエンジニアリングの成果」だと主張した。
ACAP は FPGA ツールを使用して RTL (レジスタ転送レベル) でプログラムすることができ、ソフトウェア開発者は C/C++、OpenCL、Python を使用して ACAP ベースのシステム用にコードを記述できます。
Everest ACAP は最大 500 億個のトランジスタを搭載し、次のような機能を提供すると言われています。
- 分散メモリ
- ハードウェアプログラマブルDSPブロック
- マルチコアSoC
- 1 つ以上のソフトウェア プログラム可能、ハードウェア適応可能なコンピューティング エンジン
- ネットワークオンチップ（NoC）
- セキュリティと電源管理のためのオンチップ制御ブロック
- ハードウェアプログラマブルメモリコントローラ
- CCIXおよびPCIeサポート
- マルチモードイーサネットコントローラ
- プログラマブルI/Oインターフェースとシリアル化/デシリアル化（SerDes）
- 一部のバージョンでは高帯域幅メモリまたはプログラム可能なADCとDACを搭載
そのアイデアは、金融リスクモデリング、個別化医療、ライブストリームイベント、IoTセンサー分析、AI音声サービス、ソーシャルビデオのスクリーニングなど、さまざまなコンピューティングワークロードを加速し、ワークロードの変化に応じて数ミリ秒単位でACAPを動的に最適化することです。
ザイリンクス ACAP 図
パフォーマンス
ザイリンクスの16nm Virtex VU9P FPGA製品の20倍の性能を発揮すると予想されています。同社は、Everestベースの5Gリモート無線ヘッドは、最新の16nmベースの無線ヘッドと比較して4倍の帯域幅を実現すると述べています。ワットあたりの性能効率も向上し、10倍の向上が見込まれています。
Xilinx は、一般的に、Everest は新しいワークロードに対して CPU より 10 ～ 100 倍高速になり、GPU や ASIC よりも多くのユース ケースをカバーすると主張しました。
そして、ザイリンクスによる詳細なパフォーマンスの主張は、同社がエベレストの開発にいかに真剣に取り組んでいるかを示しています。
アプリケーション
Everest ACAP のアプリケーションは、ビデオトランスコーディング、データベース、データ圧縮、検索、AI 推論、ゲノミクス、マシンビジョン、計算ストレージ、ネットワークアクセラレーションなど、ビッグデータと AI の分野にあります。
予想される市場には、自動車、工業、科学および医療、航空宇宙および防衛、テスト、測定およびエミュレーション、オーディオ/ビデオおよび放送、消費者の各分野が含まれます。
これはザイリンクスにとって大きな出来事です。同社によると、4年以上の開発期間と10億ドルの費用をかけて開発されてきたEverestには、1,500人のエンジニアが携わっています。一部の顧客には既にソフトウェアツールが納品されており、計画通りに進めば製品の出荷は2019年に開始される予定です。
それは 1 年先のことであり、FPGA 業界のジャングル ドラムがまだ彼らに警告していなければ、Intel の Altera チームに対応する時間を与えることになります。
姉妹誌「The Next Platform」では、詳細なレポートをこちらに掲載しています。®
