Nvidia の CEO である Jensen Huang 氏は四半期ごとに、同社の AI 帝国に侵入しつつあるカスタム ASIC の増加について質問され、そのたびにその脅威を軽視し、急速に変化する環境において GPU が優れたプログラミング性を提供すると主張している。
それでも、チップ設計会社 SiFive は、Google の Tensor Processing Unit (TPU) や Tenstorrent の Blackhole アクセラレータなど、IoT デバイスからハイエンド AI アクセラレータまであらゆる用途に使用できる RISC-V ベースのコア設計をリリースし続けています。
昨年夏、SiFiveは、同社のRISC-Vベースのコア設計が「マグニフィセント7」のうち5社のチップに採用されていると発表しました。マグニフィセント7社とは、Alphabet、Amazon、Apple、Meta、Microsoft、Nvidia、Teslaのことです。これらの企業の多くはAIとは関係ないはずですが、アナリストがHuang氏にカスタムASICについて質問し続けるのも無理はありません。
多くの方はMeta向けSiFiveやMicrosoftのRISC-V開発ボードをご存知でしょうが、同社の主力事業は英国のチップ設計会社Arm Holdingsと同様に、コアIPの設計とライセンス供与です。ここで議論するのは、こうした知的財産（IP）の提供です。
今週の AI インフラ サミットで、RISC-V チップ設計者は、ロボット センシングなどのエッジ AI アプリケーションを対象とした新しい設計を含む第 2 世代のインテリジェンス コアや、X200 および X300 シリーズ、XM シリーズ アクセラレータのアップグレード バージョンを発表しました。
SiFiveの第2世代Intelligenceコアラインナップの概要をご紹介します。 - クリックして拡大
これらの設計はすべて、8 ステージのデュアル発行インオーダー スーパースカラー プロセッサ アーキテクチャに基づいています。つまり、この記事を読んでいるデバイスに搭載されているような汎用 CPU で使用するために設計されているわけではないということです。
代わりに、SiFive の Intelligence 製品ラインは、顧客のテンソル コアと行列積和ユニット (MAC) がデータ不足にならないようにするためのアクセラレータ制御ユニット (ACU) として機能することを目的としています。
SiFiveの顧客は、特定の用途向けにカスタム設計するためにリソースを投資するのではなく、Intelligenceファミリーのライセンスを取得できるという考え方です。Google、Tenstorrent、そして多くのテクノロジー大手が実際にこれを実行しているようです。
X100クラスがデビュー
SiFiveの最新の2つのインテリジェンスコア、X160とX180は、IoTデバイス、ドローン、ロボットなどの低消費電力アプリケーションを対象としています。X180は64ビットコアで、X160は32ビットRV32I命令セットアーキテクチャに基づいています。
SiFive の最新の 2 つのインテリジェンス コアは、よりシンプルな 32 ビット命令セットを使用する下位のコアとほぼ同じです。 - クリックして拡大
顧客はこれらを最大 4 つのクラスターに配置でき (ただし、チップには複数の 4 コア クラスターが存在する可能性があります)、128 ビット幅のベクトル レジスタをサポートし、64 ビット幅のデータ パスを備えています。
これにより、INT8 や、より一般的には BF16 などの多くの最新のデータ型に対応できるようになります。これは、それらの精度でモデルを実行するように設計されたアクセラレータに接続されている場合に重要です。
SiFiveの第2世代では、これらのコアとアクセラレータの通信方法が若干変更されました。CPUコアのベクターレジスタへの高帯域幅アクセスを提供するベクターコプロセッサインターフェース拡張（VCIX）に加え、チップ設計者の第2世代部品には、アクセラレータがCPUレジスタに直接アクセスできるようにするカスタムRISC-V命令を提供するSiFiveのスカラコプロセッサインターフェース（SSCI）が搭載されています。
X200、X300 第2世代
SiFive は、新しいコアに加えて、X280 および X390 ファミリのプロセッサ コアの更新バージョンもリリースします。
X280 Gen 2と比較すると、SiFiveのアップデートされたX390コアは、はるかに大きなベクトルALUを備えています。 - クリックして拡大
X100クラスと同様に、両コアとも8段のデュアルイシュー・インオーダー実行パイプラインを備えており、アプリケーションに応じて1個、2個、または4個のコアからなるクラスター構成が可能です。前世代と同様に、X280とX390 Gen 2コアは、それぞれ512ビットと1024ビット幅のベクトルレジスタをサポートしています。
ご記憶にあるかと思いますが、Google は 2022 年に、Tensor Processing Unit 内の行列乗算ユニット (MXU) を管理するために SiFive の X280 コアを使用しました。
重要な違いの一つは、第2世代コアにおいてSiFiveがRVA23命令セットにアップグレードしたことです。これにより、BF16とOCPのMXFP8およびMXFP4マイクロスケーリングデータ型のハードウェアサポートが追加されました。後者は、OpenAIがOpen Weights GPT-OSSモデルのリリースに採用したため、最近大きな注目を集めています。
SiFiveはX280 Gen 2のキャッシュ階層を最適化し、L1、L2、共有L3の3階層構成から、よりシンプルでカスタマイズ性の高い構成へと変更しました。L3を廃止し、コアクラスターあたり最大1MBの共有L2を採用しました。同社によると、この新しい構成により、使用率が向上し、ダイ面積も削減されるとのことです。
前世代と比較して、新しい X280 コアは、コアクラスターあたり最大 1MB の共有 L2 を備えた、はるかにシンプルなキャッシュ階層を備えています。 - クリックして拡大
パフォーマンスの面では、SiFive 社によれば、より大型の X390 Gen 2 は、オリジナルの X280 に比べて 4 倍のコンピューティング能力と 32 倍のデータ スループットを誇り、4 コア クラスター構成で最大 1TB/秒のデータ移動が可能になるという。
SiFive は、X390 を、おそらく大規模なベクトル レジスターに大きく依存するスタンドアロン AI アクセラレーター コアと、前述の SSCI インターフェイスの導入によるメリットも享受できるアプリケーションである ACU の両方として位置付けています。
- AIチップのスタートアップd-MatrixはJetStream I/Oカードでラックスケール化を目指す
- ブロードコムがOpenAIのAIチップ開発を支援しているとしたら、そのチップはこんな感じになるだろう
- NvidiaがローカルAI開発向けの超小型GB10スーパーチップの詳細を発表
- 100社以上の企業がAIチップのゴールドラッシュに挑んでいる。生き残るのはほんのわずかだ
SiFiveのテイクアンドベイクAIアクセラレータを忘れないでください
最後に、SiFiveは、XMファミリーのテイクアンドベイク型AIアクセラレータIPを、X390 Gen 2コアに対応させるようにアップグレードしました。スケーラブルなAIアクセラレータ構築の青写真となるSiFiveのXM製品については、昨年の夏に初めて取り上げました。
SiFive のテイクアンドベイク AI アクセラレータ設計は、第 2 世代の X300 コアを活用できるようにアップグレードされました。 - クリックして拡大
SiFiveの第2世代XMクラスタは、自社製の行列演算エンジンと、アップデートされたX390コア4基を搭載しています。SiFiveによると、各XMクラスタは2GHzで64テラFLOPSのFP8性能を実現し、4ペタFLOPSを超えるAI性能を持つチップまで拡張可能です。
これらの CPU コアとアクセラレータの設計はすべて現在ライセンス供与可能であり、それらに基づく最初の顧客向けシリコンは 2026 年第 2 四半期に市場に投入される予定です。®
