Direct Connect Intel は、待望の 18A プロセス ノードの 2 つのバリエーションを公開しました。これは、1 つは大量生産向けプロセッサの製造、もう 1 つは当然ながら AI 用の複雑なマルチダイ半導体の製造に適したものになります。
2021年半ばに初めて発表された2nmプロセスノードの18Aは、IntelのPanther Lakeクライアントプロセッサファミリーの発売に伴い、今年後半にようやく量産開始となる予定です。しかし、このノードはハイエンドCPUやGPUといった特殊な高性能用途のみを対象としており、今後登場する14Aプロセスノードは、Intelにとって初の真のマスマーケット向けノードとなる見込みです。
残念ながら、14A はワット当たり 15 ～ 20 パーセントのパフォーマンス向上を約束していますが、量産にはまだ数年かかります。
需要の増加、特に米国製シリコンの需要の増加に直面して、インテルは、大衆をもう少し早く満足させるものが必要であると判断し、2 つの新しい改訂版でオリジナルの 18A フォーミュラを微調整しました。1 つは、幅広いアプリケーションに対応するように設計され、もう 1 つは、ご想像のとおり、マルチダイ AI アクセラレータ向けに調整されています。
最初のバージョンは18A-Pと呼ばれ、ベースノードである18Aと比較してワット当たりの性能がさらに8%向上します。さらに重要なのは、既に18Aで設計を評価している顧客にとって、新しいノードへの移行はシームレスになるはずだと、インテルの最高グローバルオペレーション責任者であるナガ・チャンドラセカラン氏が述べたことです。
もう 1 つのバリアントは 18A-PT と呼ばれ、シリコン貫通ビア (TSV) を必要とする設計に最適化されています。TSV により、シリコンを介した通信と電力供給が可能になり、チップを積み重ねて組み立てることができるようになります。
火曜日に開催されたx86大手のFoundry Direct Connect 2025イベントで、Intel FoundryのSVP兼GMであるKevin O'Buckley氏は、AIアクセラレータまたはCPUダイと18A-PT上に構築されたベースダイの間に高速SRAMタイルを多数挟むAIアクセラレータのコンセプトを披露した。
インテルによると、顧客が現在求めているチップの種類は以下のとおりです。クリックして拡大
「お客様からまさにこの製品を求められていると伺っています。これは、複数のベースレチクルダイをフル活用し、その上に多数の演算ダイを積み重ねた3D構造です。その周囲には、最高性能のHBMダイと、今回の場合はLPDDRダイを組み合わせた、驚異的な大容量メモリが搭載されています。そして、これらはすべて、数十テラビットの帯域幅を持つ電気インターフェースと光インターフェースの両方でコヒーレントに接続されています」と氏は説明した。「お客様からの声に基づき、当社は業界全体において、これらの大規模で異機種混在のシステムをパッケージで提供できる独自の立場にあると考えています。」
それが非常に複雑でリスクが高いように思えるかもしれませんが、そのような設計を提案しているのはIntelだけではないことを知っておいてください。AMDとTSMCは、高度なパッケージング技術とTSVの両方を用いて、従来の製造技術では実現できないほど演算密度やSRAM容量を向上させています。
実際、Intel のコンセプトは、AMD の MI300X と Genoa-X の CPU と GPU を組み合わせたもののように思えます。
おそらくもっと重要なのは、Intel が EMIB と Foveros 技術によって 2.5D と 3D の両方のパッケージングに関してすでにかなりの経験を積んでおり、この技術をコードネーム Ponte Vecchio という同社の最新のデータセンター GPU で幅広く活用していることです。
ほとんどの AI アクセラレータには高度なパッケージングが求められるため、Intel は現在、低コストで大量のコンピューティングとメモリを必要とする顧客の設計にこれらのパッケージング手法を拡張するための措置を講じていると Chandrasekaran 氏は説明した。
この目的のため、同社はシリコンパッケージングおよびテストプロバイダーのAmkorとの提携を発表し、より幅広い顧客に自社の製造技術を提供することを目指しています。TSMCも米国市場でCoWoSパッケージング技術を提供するためにAmkorと提携していることを考えると、Amkorとの提携は驚くべきことではありません。
リップ・ブ・タンの鋳造戦略が具体化する
火曜日に発表された展開は、新CEOのリップ・ブー・タン氏が、前任者のパット・ゲルシンガー氏が掲げた、インテルを「請負型チップメーカー」ファウンドリーへと変貌させるというビジョンを完遂するという強い決意を表明している。しかし、2024年に開催されたインテルのファウンドリーイベントで示された野心的な約束とは異なり、今年のイベントははるかに現実的なものだった。
タン氏は、サムスン電子のファウンドリー市場シェアを追い抜くという主張ではなく、インテルがいかにして自社のファウンドリーサービスの採用に対する障壁を取り除き、自社のプロセスおよびパッケージング技術への信頼を構築し、プロセスリーダーシップの回復に取り組んでいるかを説明した。
「これは真のサービスビジネスであり、信頼という基本原則の上に成り立っており、信頼を得るには忍耐が必要です」とタン氏は述べ、インテルは顧客の期待に応えるパフォーマンス、信頼性、収益性を提供しなければならないと付け加えた。
この計画の重要な側面は、トランプ政権による米国製造業の活性化の取り組みによって刺激された米国製半導体の需要を活用することであることは明らかだ。
「当社は米国で最先端の半導体研究開発と製造を行っている唯一の企業です」とタン氏は指摘した。
しかし、米国で最先端のシリコンを製造しているのはインテルだけではなく、TSMC はすでに米国で 3nm 部品を量産している。
- インテルの新CEO：チップ業界のベテラン、リップ・ブー・タン氏
- インテルのトップでさえ、リップ・ブー・タンCEOの解雇対象が何なのかを知らない
- インテルの新CEO、リップ・ブー・タン氏：「あなたはもっと良い待遇を受けるに値する」
- インテルの新CEOはx86の巨人であるインテルの「労働力削減」、つまり人員削減に注力している
- EUチップス法は失敗に終わり、チップス法2.0の時代へ
タン氏はまた、インテルの新興ファウンドリー部門との取引リスクを軽視するよう尽力した。シノプシス、ケイデンス・システムズ（タン氏がかつて経営していた）、そしてシーメンスEDAのCEOが壇上に招かれ、業界トップの電子設計自動化ベンダーとの緊密な連携を強調した。
「私の最優先事項の一つは、エコシステムがインテルとビジネスを行うことを容易にすることだ」と同氏は語った。
しかし、先週見たように、インテルのファウンドリー部門は引き続き財政的に苦戦しており、同部門は23億ドルの営業損失を計上している。
今年後半に Panther Lake が発売され、Intel が TSMC への自社チップ生産の外注を停止するため、状況は改善すると予想されます。
一方、タン氏はインテルの従業員の「労働力削減」を目指し、さらなる人員削減を約束している。一部の報道によると、チップジラの従業員の最大20％が削減される可能性があるという。®
