早く実装し、早く立ち上がる？ウエスタンデジタルがSweRVy RISC-Vベースの設計を公開

Western Digital 社は本日、10 億個のコントローラー コアを RISC-V 設計に移行するという誓約の結果をついに発表しました。

WDは昨年、専用ドライブコントローラなどのデバイス向けに、オープンで拡張可能なCPUアーキテクチャが必要だと述べました。当時説明したように、WDがディスクおよびSSDコントローラにどのようなプロセッサを使用しているかは定かではありませんが、Arm9やCortex-M3などのArm互換チップである可能性が高いとされています。同社がActiveScaleアーカイブシステムとTegileオールフラッシュおよびハイブリッドアレイにIntel CPUを使用していることは知られています。

昨年、ディスクおよびソリッド ステート ドライブのメーカーは、RISC-V が自社の将来であると断言し、本日、SweRV コア、ネットワーク化されたキャッシュ コヒーレンス スキーム、および SweRV 命令セット シミュレーターを発表しました。

ドライブメーカーのCTO、マーティン・フィンク氏は、データはコンピューティングに近づく必要があり、汎用CPUアーキテクチャでは不十分だと述べた。RISC-Vは、オープンスタンダードインターフェースを使用することで、特殊な処理、メモリ中心の設計、独自のストレージ、柔軟な相互接続アプリケーションを実現できる。

SweRVコアは双方向スーパースカラー設計を採用し、32ビット、9段パイプラインコアです。複数の命令を一度にロードして同時に実行することで、処理時間を短縮できます。また、インオーダーコアであるため、相対的なシングルコア性能（シミュレーション値4.9 CoreMark/MHz）は、Arm Cortex A15（実測値4.72 CoreMark/MHz）などの多くのアウトオブオーダーコアを上回ることが期待されます。

クロック速度は最大 1.8GHz で、28mm CMOS プロセス テクノロジーで構築されます。

WDは、コアのオープンソース化によって、モノのインターネット（IoT）、セキュア処理、産業用制御といったデータ中心のアプリケーション開発が促進されることを期待していると述べています。WDがRISC-V CPUを採用する意欲は、ディスクやフラッシュドライブのコントローラーだけにとどまらないと理解しています。

OmniXtendは、イーサネットファブリック上でキャッシュコヒーレントメモリを提供するための、オープンでブランド化されたアプローチです。キャッシュコヒーレンスにより、キャッシュメモリを共有する複数のプロセッサ間の同期が確保されます。

OmniXtend は、プロセッサ、機械学習アクセラレータ、GPU、FPGA、その他のコンポーネント間のアクセスとデータ共有のためのオープン スタンダード インターフェイスを提供します。

ここでレジスターは、ディスク コントローラと SSD コントローラは通常、キャッシュ コヒーレンス スキームを必要とせず、WD の野望はシステム レベルのスタックの上層部にあるはずだと指摘する必要があります。

WD は、OmniXtend はコンピューティング、ストレージ、メモリ、I/O コンポーネントを接続する将来のファブリックをサポートする可能性があると述べています。

これはシステム構成可能性のように思えますが、WD はすでに OpenFlex ハードウェアとソフトウェアを使用して構成可能なシステムの分野に参入しています。

RISC-VエコシステムとSweRV設計の将来を促進するため、Western DigitalはSweRV命令セットシミュレータ（ISS）をオープンソース化しました。これにより、割り込みやバスエラーといった外部イベントをモデル化し、RISC-Vコアが正常に動作していることを確認できます。

+コメント

WD はコアの大部分をディスクおよびフラッシュ ドライブ コントローラに展開しているため、RISC-V への移行はこれらの組み込みシステムの外部ではほとんど目に見えないものになります。

64ビットRISC-V技術を開発し、例えばx86プロセッサではなくシステムレベルで活用すれば、RISC-Vの可視性はより高まります。また、WDはそのようなシステムのためにIntel CPUやARMライセンスを購入する必要がなくなるため、コスト削減にもつながります。®