PUCの見解：SK Hynixが96層3D NANDの分野で大手に加わる

SK Hynix は、1T ビットの 512 Gbit、96 層、3D NAND チップの開発を完了しており、今後は 3 ビット/セル (TLC) と 4 ビット/セル (QLC) のチップもリリースされる予定です。

SK Hynixは現在、72層3D NANDチップを出荷しています。この96層チップは、フローティングゲートではなくチャージトラップフラッシュ（CTF）技術を採用し、ロジック回路はフラッシュセルの真下に配置されています。SK Hynixはこの技術を「ペリフェリー・アンダー・セル（PUC）」と呼んでおり、競合他社の動向を踏襲しています。つまり、結果としてチップの物理的小型化が進むのです。

Micron社も同様の方式で周辺ロジックをチップのベースに配置しており、これをCMOS Under the Array（CUA）と呼んでいます。Samsung社は90層以上のチャージトラップ型フラッシュチップを開発しており、ロジックをチップの下部に配置しており、Core Over Periphery（COP）と呼んでいます。

中国の YMTC はロジック回路をチップ上に搭載しているが、実質的な効果は同じだ。

SKハイニックスは、自社製品をCTFベースの4D NANDフラッシュと称し、年末までに96層チップの量産を開始すると発表した。同社によると、この4D NANDチップは、72層512Gb 3D NANDと比較して、30%以上小型化し、ウェハあたりのビット生産性が49%向上したという。

新しいチップは、72層チップに比べて書き込み速度が30％速く、読み取り性能が25％高速化しており、帯域幅は64KB（キロバイト）に倍増しており、SKハイニックスはこれが業界最大の帯域幅であると主張している。

96 層チップを採用する製品として発表されるものは次のとおりです。

• 今年は1TBのクライアントSSD
• エンタープライズSSDは2019年中に登場
• 2019年上半期のUFSフォーマットドライブ

2019年にはTLC（3ビット/セル）とQLC（4ビット/セル）の両方のバージョンでチップ容量が1TBに増強される予定です。その後、より高密度のチップを搭載したSSD製品のアップデートが期待されます。®