分析ほぼすべての人がムーアの法則は終わった、あるいは消えつつあると宣言しているにもかかわらず、インテルはムーアの法則を放棄するつもりはない。
「ムーアの法則は健在だ」と、水曜日にウェブキャストされたインテルのイノベーションイベントの基調講演で、CEOのパット・ゲルシンガー氏は語った。
ゲルシンガー氏は、半導体大手が2030年までにデバイス当たり1兆個のトランジスタを実現するというトレンドに沿って進歩していることを示すグラフを示した。「現在、私たちは今後10年間、ムーアの法則を維持するか、あるいはそれを上回るペースで進歩すると予測しています」とゲルシンガー氏は語った。
今年初めにCEOに就任したゲルシンガー氏が強調しようとしたことの一つは、インテルが開発者とハードウェアエンジニアリングに重点を置くという伝統に戻るということだった。
インテルは、数々の失敗を経て業界リーダーとしての地位を失ってから、自らの原点を見出そうとしているようだ。インテルはアップル、アーム、AMDに後れを取り、台湾積体電路製造（TSMC）とサムスンは製造分野で追いついた、あるいは追い越した。
インテルは10年以上にわたり、ドローンやロボットの派手な展示、テレビストリーミングサービスの立ち上げなどを通じて、大衆への訴求力を高めようと努めてきました。ウィル・アイ・アムをクリエイティブディレクターに起用し、Xゲームズに参加した後、製造業の巨人である同社は、毎年恒例の開発者イベントであるIDFを中止しました。IDFが、自社の技術を使ったクールな作品の気まずいカーニバルと化していたためです。
インテルは数十年にわたり、チップのサイズとコストを削減するための基盤としてムーアの法則を用いてきました。この法則は、インテルの共同創業者であるゴードン・ムーアが1965年に、チップの機能と性能を向上させるためにシリコン上のトランジスタ数は2年ごとに倍増するという観察に基づいています。しかし、科学者たちは長年にわたり、ムーアの法則は既に終焉を迎えた、あるいは消滅に向かっていると主張してきました。
AIチップメーカーのセレブラスは、通常のコンピュータには収まらないウエハーサイズのチップに2兆6000億個のトランジスタを集積したと発表した。Appleは今月発表され、MacBook Proに搭載されているArm互換のM1 Maxチップに、570億個のトランジスタを集積した。
今後の道
ゲルシンガー氏は、ムーアの法則を維持するための道は、同社が導入する新たな製造技術とチップパッケージング技術を通じてだと語る。
「ゴードン氏はパッケージの重要性を理解しており、そのことを最初の論文でも述べていた」とゲルシンガー氏はこの文書[PDF]に言及して述べた。
AIチップの標準設定団体MLCommonsのエグゼクティブディレクター、デビッド・カンター氏は、インテルがチップの高度なパッケージングでムーアの法則を順守することは可能であるはずだが、デバイス全体のゲート、裏面からの電力供給、CMOSの縮小を進めるには、まだやるべきことがたくさんあると語った。
「密度向上に活用できる技術は他にもたくさんあります。多くの点で、限界は技術的なものではなく、むしろ経済的なものです。2D半導体材料は、この点におけるもう一つの将来的なステップです」とカンター氏は述べ、さらにこう付け加えた。「ムーアの法則を維持するには、こうした選択肢を模索し、大規模生産に導入するのに適したものを見つけることが重要です。」
パット・ゲルシンガー氏が、次世代FinFET（ゲートオールアラウンドデバイスであるリボンFET）のグラフィックの隣に立っている。出典：インテルのウェブキャスト
Intelは、次世代FinFETであるRibbonFETデバイスの開発に注力しており、このデバイスは、現在のトランジスタよりも優れた性能と電力効率を実現できる可能性があります。RibbonFETでは、トランジスタのチャネルがゲートフィンまで持ち上げられ、ゲート材料がチャネルを囲むことで接触面積が増加します。これにより、チップ設計者はリーク電流を低減し、トランジスタのスイッチング速度を高速化して、より優れた性能を実現できます。RibbonFETは、2024年からIntel 20A（Intel 5nm）などのIntelの次期プロセスノードで使用される予定です。
リボン方式によりインテルは「2、3、または4本のリボンを使って異なるサイズのトランジスタを実現する」構造を設計できるとゲルシンガー氏は述べ、技術者は必要に応じて密度と性能を選択できるようになると語った。
「今や、パフォーマンスはトランジスタの寸法だけで決まるものではありません。確かに、私たちはトランジスタをさらに小型化していますが、それは様々なニーズに合わせて最適化された様々な種類のトランジスタと、ソフトウェアのワークロードニーズに合わせてカスタマイズされたアーキテクチャの組み合わせからも生まれています。」
もう一つの重要な技術は極端紫外線リソグラフィーであり、半導体企業はこれにより、より微細なチップを低コストで印刷することができる。ライバルであるサムスンとTSMCはEUVを採用している。
インテルは、チップに組み込むための新素材の研究も進めている。「周期表の材料を使い尽くすまで、私たちは休みなく研究を続けます」とゲルシンガー氏は述べた。
ロバート・スワンの後任としてCEOに就任したゲルシンガー氏は、製造を最優先事項に据えました。同社は契約製造業者として事業を展開することを約束しました。これは以前にも言われていましたが、今回は本当に約束を果たしたようです。x86部品に加え、ArmおよびRISC-Vチップも製造する予定です。
Google Cloud コラボレーション
Armといえば、8月にIntelは、16個のArm Neoverse N1 CPUコアに加え、IOインターフェース、キャッシュ、パケット処理パイプラインを搭載したIPU（インフラストラクチャ・プロセッシング・ユニット）ASIC「Mount Evans」を開発したと発表しました。これは、ネットワーク管理などのデータセンター・インフラストラクチャの作業をIPUにオフロードすることで、ホストXeonサーバー・プロセッサをアプリケーション・コードに解放するという構想です。
インテルはこのASICをGoogle Cloudの協力を得て設計し、コンポーネントはGoogle Cloudに導入される予定です。他の購入者もこのチップファミリーを入手できるようになります。インテルは、この特殊なシリコンをインフラストラクチャ・プログラマー開発キット（IPDK）を使って制御できるようにする予定です。
IPU、DPU、スマート NIC など、呼び方は何でも構いませんが、現在 Marvell、Nvidia などが参入し、人気が高まっています。
- インテルは、最初のAlder Lakeチップが世界最速のデスクトップゲーミングシリコンであると主張
- 需要の高いプロセッサの価格を上げることは、収益に大きく貢献するとAMDは言う
- インテルは新たにオープンソース化されたAIデバッグ技術をチップに組み込むことを望んでいる
- アップルはインテルの四半期にM1型の穴を開けた
インテルはアリゾナ州に2つの先進的チップ工場を建設するために200億ドルを投資しており、家電製品や自動車などの業界に影響を及ぼしているチップ不足に乗じて利益を得たいと考えている。需要が供給を上回っているところには利益が出る可能性があるからだ。
インテルはムーアの法則の失敗を経験してきました。2014年、同社は14nmプロセスノードにおけるコスト削減において、従来の製造プロセスと比較してムーアの法則のトレンドラインを下回りました。これがきっかけとなり、同社は10nmプロセスへの移行に向けた通常の2年ごとの製造サイクルを達成できず、チップのキャンセルや製品ロードマップの再構築に至りました。
同社は水曜日、データ サイエンティスト向けに設計された PC、異種チップ アーキテクチャでのプログラミングを簡素化する OneAPI ツールキット、同社の最新の CPU、GPU、FPGA、その他のチップ上でコードをテストおよび実行するための統合された Intel DevCloud 開発環境などの開発ツールも発表しました。
このテクノロジー大手は、高性能コアと電力効率の高いコアを組み合わせたハイブリッドアーキテクチャをベースにした、コードネーム「Alder Lake」の第12世代Intel Coreチップも発表した。
彼は何だって？
ゲルシンガー氏は基調講演後の質疑応答で、インテルの技術を使ってゼタスケールコンピューティングを「2027年に実現するのは社内の大きな取り組みだ」と明かした。
ゲルシンガー氏はエクサスケールに戻り、米国政府の研究室での使用を予定されていた、長らく遅れていたインテル搭載のオーロラ・スーパーコンピューターが、2エクサFLOPSを超えるピーク性能を達成するとも語った。
1 エクサ FLOPS 程度で動作することが期待されていた Aurora が、数年にわたる挫折の後、少なくとも 2022 年までは登場しないことを考えれば、CEO のマシンに対する期待、ましてや 2027 年のゼタスケール目標は、あまり疑ってかかるべきでしょう。®
