チップ設計メーカーのArmは、アセンブリ言語ラインから新たなCPUコア、Cortex-A77を生産する。おそらく来年初めに出荷されるハイエンドスマートフォン、小型PC、その他のデバイスの頭脳となるだろう。
今週台湾で開催される業界イベント「COMPUTEX 2019」に合わせ、Armは日曜日に、昨年のCortex-A76の後継となるA77について公式発表しました。Armの推定によると、シングルコアのA77は、7nmプロセスで3GHz動作させた場合、A76と比較してIPC（1サイクルあたりの命令数）性能が最大20%向上します。
A77には、私たちが知る限り、特に驚くような特徴はありません。Armv8.2互換のCPUコアで、32ビットおよび64ビットのアプリケーションコードを実行でき、64KBのL1命令キャッシュとデータキャッシュ、256KBまたは512KBのL2キャッシュ、最大4MBのL3キャッシュを備えています。Cortex-A55などの小型コア4つと最大4つのA77コアを組み合わせて「big.LITTLE」構成を構築できます。つまり、A55コアで軽いタスクを実行し、A77コアで重いコードを実行するというわけです。
本日の発売に先立ちThe Registerが確認した Arm の技術文書によると、A77 は分岐予測器へのメモリ帯域幅が A76 の 2 倍 (1 サイクルあたり 64 バイト) あり、分岐予測器の精度が向上し、メイン分岐ターゲット バッファが 33% 大きく (8K エントリ)、L1-BTB が 4 倍 (64 エントリ、1 サイクルのレイテンシ) になっています。
フロントエンドには1,500エントリのマクロ命令キャッシュも搭載されており、これはL0デコード命令キャッシュと見なすことができ、これもパフォーマンスの向上に貢献しています。ディスパッチ帯域幅は50%増加し、1サイクルあたり6命令となり、アウトオブオーダー実行ウィンドウは160エントリとなり、前世代より25%増加しています。整数実行帯域幅は50%増加し、AES暗号化を実行するための2番目のレーンが追加されました。
マクロ命令キャッシュについて言えば、これは命令をデコードして個別の命令に分割し、その後キャッシュすることで高速化するのに役立ちます。「よくある例としては、即時のプレ/ポストインデックスを持つロード命令があり、ベースアドレスレジスタも更新されます」とArmのエンジニアリングチームの広報担当者は述べています。「この命令は、ロード命令と『更新』マクロ命令に分割されます。」
A77 をまとめた図は次のとおりです。
クリックして拡大... 出典: Arm
Arm 社はまた、新しい Valhall アーキテクチャを特徴とするスーパースカラー Mali-G77 グラフィック プロセッサの設計と、それに付随する Mali-D77 ディスプレイ プロセッサおよび改良されたニューラル ネットワーク プロセッサ ユニットも発表しました。これらはすべて、A77 と同様に、ライセンス供与され、今後のシステム オン チップで使用可能です。®
ライセンス設計と言えば… PowerVR GPUとニューラルネットワークアクセラレータコアが、SiFiveのDesignShareプラットフォーム経由でライセンス供与されるようになりました。これにより、独自のRISC-Vシステムオンチップを開発する企業がImaginationのアクセラレータを組み込むことが可能になります。SiFiveはカスタマイズ可能なRISC-V SoCとプロセッサ設計図を開発しており、Innovative LogicからUSB 2およびUSB 3の設計と、同社のインド拠点のチームの大半を買収しました。
RISC-V は、Western Digital、Nvidia、Qualcomm、Google などが支援するオープンソースの命令セット仕様であり、Arm の CEO である Simon Segars 氏の言葉を借りれば、Arm を緊張させている。
